论坛 › FPGA技术综合讨论区 › cyclone v HPS中 hard processor system ->SDRAM ->PHY setting 中的PLL时钟

free_think 发表于 2015-4-23 16:13:17

cyclone v HPS中 hard processor system ->SDRAM ->PHY setting 中的PLL时钟

cyclone v HPS中 hard processor system ->SDRAM ->PHY setting 中的PLL reference clock frequency 时钟从哪里输入的？
没有使能FPGA TO HPSSDRAM PLL参考时钟。
我从资料上看到 HPS的时钟管理器可以选择从 EOSC1和EOSC2，这个怎么选择，怎么连接的，求高手指点。

free_think 发表于 2015-4-23 16:58:24

在qsys中有个时钟组件输入是50M，然后给hps 和外设提供时钟，如果我的FPGA还没配置那如何给HPS提供时钟？
HPS中 HPS_CLK1和HPS_CLK2这两个时钟引脚的作用呢？求大侠指点！！！

查看完整版本: cyclone v HPS中 hard processor system ->SDRAM ->PHY setting 中的PLL时钟