骏龙Altera及FPGA社区

扫一扫,访问微社区

搜索
热搜: 活动 交友 discuz
查看: 5299|回复: 1

cyclone v HPS中 hard processor system ->SDRAM ->PHY setting 中的PLL时钟

[复制链接]

主题

帖子

0

积分

新手上路

Rank: 1

积分
0
发表于 2015-4-23 16:13:17 | 显示全部楼层 |阅读模式
cyclone v HPS中 hard processor system ->SDRAM ->PHY setting 中的PLL reference clock frequency 时钟从哪里输入的?
没有使能FPGA TO HPS  SDRAM PLL参考时钟。
我从资料上看到 HPS的时钟管理器可以选择从 EOSC1和EOSC2,这个怎么选择,怎么连接的,求高手指点。
回复

使用道具 举报

主题

帖子

0

积分

新手上路

Rank: 1

积分
0
 楼主| 发表于 2015-4-23 16:58:24 | 显示全部楼层

在qsys中有个时钟组件输入是50M,然后给hps 和外设提供时钟,如果我的FPGA还没配置那如何给HPS提供时钟?
HPS中 HPS_CLK1和HPS_CLK2这两个时钟引脚的作用呢?求大侠指点!!!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|Fpgadesign Inc. ( 沪ICP备13027810号-1 )

GMT+8, 2018-12-13 00:11

快速回复 返回顶部 返回列表