骏龙Altera及FPGA社区

扫一扫,访问微社区

搜索
热搜: 活动 交友 discuz
查看: 3035|回复: 2

FPGA 访问片外SDRAM

[复制链接]

主题

帖子

0

积分

新手上路

Rank: 1

积分
0
发表于 2016-12-28 18:37:54 | 显示全部楼层 |阅读模式
请问通过编写一段Verilog代码来控制SDRAM控制器完成对片外SDRAM的读写这样有可行的办法么?如果有的话应该怎么实现?
回复

使用道具 举报

0

主题

3

帖子

8

积分

新手上路

Rank: 1

积分
8
发表于 2017-10-15 11:21:22 来自手机 | 显示全部楼层
网上下载SDR的ip核,拿来直接用。
来自: 微社区
回复 支持 反对

使用道具 举报

主题

帖子

0

积分

新手上路

Rank: 1

积分
0
发表于 2018-12-28 15:47:31 | 显示全部楼层
直接实例化一个SDRAM的IP核,然后再FPGA逻辑里面直接控制,和普通的单口RAM类似,多了一个busy信号;实测在100MHz下连续写完一个page后需要等待8个clk周期左右。。。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|Fpgadesign Inc. ( 沪ICP备13027810号-1 )

GMT+8, 2019-2-19 07:01

快速回复 返回顶部 返回列表